

PCT/JP2004/001335

日 本 国 特 許 庁
JAPAN PATENT OFFICE

09.2.2004


別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 3 月 4 日
Date of Application:

出 願 番 号 特 願 2 0 0 3 - 0 5 7 0 0 5
Application Number:
[ST. 10/C] : [J P 2 0 0 3 - 0 5 7 0 0 5]

出 願 人 ソニー株式会社
Applicant(s):



BEST AVAILABLE COPY


**PRIORITY
DOCUMENT**

SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2 0 0 4 年 3 月 1 2 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出 証 番 号 出 証 特 2 0 0 4 - 3 0 1 9 5 6 0

【書類名】 特許願

【整理番号】 0290846002

【提出日】 平成15年 3月 4日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 9/00

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 長峰 孝有

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 田村 孝彦

【発明者】

【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社
内

【氏名】 上島 淳

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100086841

【弁理士】

【氏名又は名称】 脇 篤夫

【代理人】

【識別番号】 100114122

【弁理士】

【氏名又は名称】 鈴木 伸夫

【手数料の表示】

【予納台帳番号】 014650

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9710074

【包括委任状番号】 0007553

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 映像信号処理回路、映像信号処理方法

【特許請求の範囲】

【請求項 1】 異なる方式のコンポジット信号が入力可能とされ、入力されたアナログ信号としてのコンポジット信号を、システムクロックに応じたサンプリング周波数によりサンプリングすることで、デジタル信号としてのコンポジット信号に変換するアナログ／デジタル変換手段と、

上記デジタル信号としてのコンポジット信号から輝度信号とクロマ信号とを分離する Y C 分離処理と、この Y C 分離処理により得られたクロマ信号を復調するクロマ復調処理とを、上記システムクロックに基づく所定タイミングで実行する映像信号処理手段と、

上記コンポジット信号から抽出したカラーバースト信号に同期した上記システムクロックを生成するものとされ、上記システムクロックの周波数 m について、カラーバースト信号の周波数を f_{sc} 、係数を n として、

$$f_{sc} \times n = m$$

で表した場合に、この周波数 m が所定の範囲内に収まるようにして、上記映像信号処理手段に入力されるコンポジット信号の方式に対応して上記係数 n を変更設定するように構成されるシステムクロック生成手段と、

を備えていることを特徴とする映像信号処理回路。

【請求項 2】 上記アナログ／デジタル変換手段におけるサンプリング周波数に応じたカットオフ周波数が設定され、

上記アナログ信号としてのコンポジット信号が入力され、上記カットオフ周波数以下の帯域を通過させて上記アナログ／デジタル変換手段に出力するローパスフィルタ手段、

を備えていることを特徴とする請求項 1 に記載の映像信号処理回路。

【請求項 3】 上記アナログ／デジタル変換手段から出力されたデジタル信号としてのコンポジット信号が入力され、所定のカットオフ周波数以下の帯域を通過させて少なくとも上記映像信号処理手段に対して出力するローパスフィルタ

手段、

を備えることを特徴とする請求項 1 に記載の映像信号処理回路。

【請求項 4】 システムクロック周波数を切り換えたときの上記コンポジット信号から抽出したカラーバースト信号との同期状態に基づいて、入力されるコンポジット信号の方式を判別する判別回路と、

上記判別回路による判別の動作が実行されているときには、上記アナログ／デジタル変換手段によるデジタル信号への変換後のコンポジット信号を、上記映像信号処理手段にて得られる輝度信号の代わりに出力する、信号切り換え手段とを備えることを特徴とする請求項 1 に記載の映像信号処理回路。

【請求項 5】 上記映像信号処理手段は、カラーバースト信号の周波数を f_{sc} 、係数を a （但し、上記係数 a と上記係数 n は $a < n$ の関係が成立していることとする）として、 $f_{sc} \times a$ で表されるクロック周波数に基づく動作を実行するように構成されていると共に、

上記映像信号処理手段の前段に対して、入力されたデジタル信号としてのコンポジット信号について、上記係数 a と係数 n との関係により決定される間引き率によってサンプリング処理を実行する、間引きサンプル手段を設ける、

ことを特徴とする請求項 1 に記載の映像信号処理回路。

【請求項 6】 上記システムクロック生成手段は、コンポーネント信号に対応する周波数 m とは異なる周波数 b のシステムクロックを生成可能とされているとともに、

コンポーネント信号を形成する所定数の信号ごとに対応して設けられ、入力されたアナログ信号としてのコンポジット信号を、上記周波数 b のシステムクロックに応じたサンプリング周波数によりサンプリングすることで、デジタル信号としてのコンポジット信号に変換する、コンポーネント信号対応アナログ／デジタル変換手段と、

上記コンポーネント信号対応アナログ／デジタル変換手段の前段に対して設けられ、入力される信号について、上記コンポーネント信号対応アナログ／デジタル変換手段のサンプリング周波数に基づいて設定されたカットオフ周波数以下の帯域を通過させて出力する、コンポーネント信号対応ローパスフィルタ手段とを

さらに備え、

上記システムクロック生成手段により生成される周波数 m のシステムクロックは、上記周波数 b に対して所定範囲内の周波数差となるように、上記係数 n が設定されている、

ことを特徴とする請求項 1 に記載の映像信号処理回路。

【請求項 7】 異なる方式のコンポジット信号を入力可能であり、入力したアナログ信号としてのコンポジット信号を、システムクロックに応じたサンプリング周波数によりサンプリングすることで、デジタル信号としてのコンポジット信号に変換するアナログ／デジタル変換処理と、

上記デジタル信号としてのコンポジット信号から輝度信号とクロマ信号とを分離する Y C 分離動作と、この Y C 分離動作により得られたクロマ信号を復調するクロマ復調動作とを、上記システムクロックに基づく所定タイミングで実行する映像信号処理と、

上記コンポジット信号から抽出したカラーバースト信号に同期した上記システムクロックを生成するものとされ、上記システムクロックの周波数 m について、カラーバースト信号の周波数を f_{sc} 、係数を n として、

$$f_{sc} \times n = m$$

で表した場合に、この周波数 m が所定の範囲内に収まるようにして、上記映像信号処理により処理されるコンポジット信号の方式に対応して上記係数 n を変更設定するように構成されるシステムクロック生成処理と、

を実行することを特徴とする映像信号処理方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、例えば映像信号（コンポジット信号）から、いわゆる Y C 分離により輝度信号とクロマ信号とを分離し、また、この分離されたクロマ信号についての復調処理を実行するための回路構成を備える映像信号処理回路、及びその方法に関するものである。

【0002】

【従来の技術】

例えばテレビジョン受像機やモニタ装置などにおいては、入力されたコンポジット信号から輝度信号（Y信号）とクロマ信号（C信号）を分離し、さらにクロマ信号から色差信号を復調するためのクロマ復調システムが備えられる。そして近年では、このようなクロマ復調システムをデジタル回路により構成することで、デジタル信号処理によってクロマ復調を行うことが提案され、また実施されるようになってきている。

このようなデジタルクロマ復調システムでは、例えば入力されたアナログのコンポジット信号をデジタル信号に変換したうえで、輝度信号とクロマ信号に分離するY/C分離を実行し、分離されたクロマ信号についてクロマ復調処理を実行することで、色差信号 C_b 、 C_r を生成する。この結果、デジタルクロマ復調システムからは、カラー画像表示に必要とされる輝度信号と、色差信号が出力されることになる。

そして、このようなデジタルクロマ復調システムを動作させるシステムクロックとしては、色差信号を抽出する必要上から、コンポジット信号に重畳されるカラーバースト信号に同期させることが行われる。この場合、デジタルクロマ復調システムのためのシステムクロックは、コンポジット信号から抽出したカラーバースト信号に同期するようにしてPLL回路をロックさせるように動作させることで生成している（特許文献1参照）。

【0003】

また、上記したデジタルクロマ復調システムのためのシステムクロックの周波数については、カラーバースト信号の周波数 f_{sc} の4倍である $4f_{sc}$ とすることが多い。これは、デジタルクロマ復調システムにおいて輝度信号及び色差信号について十分に高いとされる品位が得られるようにサンプリングが行われるようにすることを考慮した場合、カラーバースト信号の周波数 f_{sc} を逡倍して得られる周波数として、 $4f_{sc}$ が必要最低限の周波数であることに依る。

【0004】

図7のブロック図は、上記したような構成に基づくデジタルクロマ復調システムとしての一例を簡略に示している。

ここで、クロマ復調システムとしては、特定の1つのテレビジョン方式によるコンポジット信号だけではなく、複数種類のテレビジョン方式のコンポジット信号の入力に対応してデコード可能に構成されたものが知られている。例えば、各種のNTSC方式、PAL方式や、さらにはSECAMなどの何れのコンポジット信号の入力にも対応してデコード処理を実行可能に構成されているものである。

そこで、この図7に示すデジタルクロマ復調システムとしても、このようなコンポジット信号のマルチ入力に対応した構成を採っていることとして説明を行うこととする。

【0005】

この図に示すデジタルクロマ復調システム100に対しては、システムクロックCLKが入力されており、デジタルクロマ復調システム100を形成しているA/Dコンバータ101、Y/C分離回路103、クロマ復調回路104は、このシステムクロックCLKに従ったタイミングで動作する。そして、このシステムクロックCLKは、ここでは、クロマ復調回路104内に備えられるPLL回路から出力されている。このPLL回路は、入力されるコンポジット信号のカラーバースト信号に対応してロックするように動作することで、カラーバースト信号に同期したシステムクロックを生成して出力する。そして、この場合のシステムクロックCLKの周波数は、上記もしているように $4 f_{sc}$ とされている。

例えば、NTSC方式のコンポジット信号が入力される場合、カラーバースト信号の周波数 f_{sc} は 3.58MHz であるから、システムクロック周波数は、 14.32MHz ($=4 \times 3.58\text{MHz}$) となる。また、PAL方式のコンポジット信号が入力される場合、カラーバースト信号の周波数 f_{sc} は 4.43MHz であるから、システムクロック周波数は、 17.72MHz ($=4 \times 4.43\text{MHz}$) となる。

【0006】

デジタルクロマ復調システム100に対して入力されるコンポジット信号は、まず、A/Dコンバータ101に対して入力される。A/Dコンバータ101では、入力されたコンポジット信号について、 $4 f_{sc}$ のシステムクロックCLK

に基づく動作タイミングにより A/D 変換を行って、デジタルとしてのコンポジット信号を、スイッチ回路 102 の端子 T1 及び Y/C 分離回路 103 に対して出力する。

【0007】

Y/C 分離回路 103 では、入力されたコンポジット信号について、例えばデジタル回路として形成される櫛形フィルタとしての動作を実行することで、輝度信号（Y 信号）とクロマ信号（C 信号）とに分離する。輝度信号は、スイッチ回路 102 の端子 T2 に出力され、クロマ信号はクロマ復調回路 104 に対して出力される。

クロマ復調回路 104 では、入力されたクロマ信号について、デジタル信号処理によってデコード処理を実行することで、色差信号 C_r、C_b を出力する。

【0008】

スイッチ回路 102 は、端子 T1 又は端子 T2 に対して端子 T3 が択一的に接続されるようにして切り換えが行われるもので、通常時においては、端子 T2 に対して端子 T3 が接続されるようになっている。

これにより、デジタルクロマ復調システム 100 からは、入力されたコンポジット信号から、輝度信号、及び色差信号 C_r、C_b を抽出して出力することになる。

【0009】

ここで、スイッチ回路 102 は、図 7 に示すデジタルクロマ復調システム 100 がコンポジット信号のマルチ入力に対応する構成であることに応じて備えられるものである。

コンポジット信号のマルチ入力に対応する場合、入力されるコンポジット信号のテレビジョン方式が、例えば NTSC 方式から PAL 方式に変化するようにして切り換わる場合があることになる。

このようにして、入力されるコンポジット信号のテレビジョン方式が切り換わってカラーバースト信号の周波数が変化した場合や、また、入力されるコンポジット信号にバースト信号が挿入されていないような場合に、デジタルクロマ復調システム 100 では、テレビジョン方式の判別動作に入る。

このようにテレビジョン方式の判別を実行している期間は、未だ入力されるコンポジット信号に適合したシステムクロック CLK を生成することができない状態であるから、適正に Y/C 分離及びクロマ復調処理を実行することができないので、輝度信号及び色差信号 C_r 、 C_b を出力することはできない。

そこで、テレビジョン方式の判別動作を実行する期間においては、スイッチ回路 102 について、端子 T1 と端子 T3 とが接続されるようにする。これにより、後段の映像信号処理系には、輝度信号に代えて A/D 変換後のコンポジット信号 (CVBS 信号) がそのまま出力されることとなるので、例えば白黒の画面ではあるが、映像信号に基づく画像表示出力を保つことが可能となる。

【0010】

ここで、上記したテレビジョン方式の判別動作は、簡単には次のようになる。

例えば、デジタルクロマ復調システム 100 に対して、これまでとは異なるテレビジョン方式のコンポジット信号、或いは、カラーバースト信号が挿入されていないコンポジット信号の入力が開始されたとする。

このような状態となると、デジタルクロマ復調システム 100 側では、入力されるコンポジット信号がどのテレビジョン方式であるのかを判別するために、システムクロックの周波数を、垂直走査期間の数回分ごとに、予め入力されることが想定されているテレビジョン方式に対応する周波数 ($4f_{sc}$) に切り換えるようにされる。

【0011】

例えば、まず、システムクロック CLK の周波数について、NTSC 方式に対応する $4f_{sc}$ の周波数である 14.32MHz を設定してデジタルクロマ復調システム 100 を動作させる。この動作により、前述したようにして、クロマ復調回路 104 に備えられているとされる PLL 回路が、カラーバースト信号にロックできるか否かについて検出する。ここで、入力されるコンポジット信号が NTSC 方式であれば、PLL 回路は、カラーバースト信号にロックするように収束する動作が得られ、現在入力されているコンポジット信号が NTSC 方式であることが判別される。そして、以降においては、この 14.32MHz のシステムクロック CLK によりデジタルクロマ復調システム 100 を動作させることに

なる。

これに対して、数回分の垂直走査期間が経過しても PLL 回路がカラーバースト信号にロックする状態が得られない場合には、次に、例えば PAL 方式に対応する $4f_{sc} = 17.72\text{MHz}$ にシステムクロックの周波数を切り換えて、上記と同じく、数回分の垂直走査期間内のうちに PLL 回路がカラーバースト信号にロックすることができるか否かについて検出する。

【0012】

【特許文献1】

特開 2000-253417 号公報

【0013】

【発明が解決しようとする課題】

ここで、上記図 7 を参照した説明によると、テレビジョン方式の判別動作が終了するまでの期間は、デジタルクロマ復調システム 100 からは、A/D コンバータ 101 によりデジタル信号に変換されたコンポジット信号が、直接的にスイッチ回路 102 を介して出力され、このコンポジット信号による画像表示が行われている状態にある。

そして、この際において、上述のようにして、テレビジョン方式に応じたシステムクロック周波数の切り換えが行われることになるのであるが、 $4f_{sc}$ であるシステムクロック周波数は、例えば NTSC 方式では 14.32MHz であり、PAL 方式では 17.72MHz となる。つまり、実際のテレビジョン方式の判別動作を実行しているときには、少なくとも NTSC 方式と PAL 方式の間だけでも、数回分の垂直走査期間ごとにシステムクロック周波数が 20% 以上も変化することになる。

【0014】

そして、このようにしてシステムクロック周波数が大幅に変化するのに応じては、例えば A/D コンバータ 101 におけるサンプリングポイント及びサンプリング周波数などが変化することになるが、これによつては、A/D 変換されたコンポジット信号を表示出力して見える画像にも変化が生じることになる。

具体的には、見た目の周波数特性が伸びたり、落ちたりするようにして変化する

る。また、H-SWEEP信号といわれるような、高域信号の部分の折り返しのモアレ部分の見え方も変化したりする。そして、このような画像の変化が、数回分の垂直走査期間ごとに対応する期間で頻繁に変化することになるため、表示される画像としては、非常に見苦しいものとなっている。

【0015】

このような現象は、特に、例えばカラーバースト信号が挿入されていない、白黒のコンポジット信号が入力されている場合において、特に問題となる。

つまり、上述したようなテレビジョン方式の判別動作は、カラーバースト信号に対するロック状態の可否を判定することにより行われるから、白黒のコンポジット信号のように、カラーバースト信号が挿入されていない場合には、システムクロック周波数の切り換えが継続して繰り返される。従って、この場合には、頻繁に変化する見苦しい画像が表示され続けることになる。

このようにして、コンポジット信号のマルチ入力に対応する構成のデジタルクロマ復調システムとしては、例えばテレビジョン方式の判別動作に伴うシステムクロック周波数の切り換えが必須となることに起因して、システムクロック周波数を切り換えるときにおける表示画像の乱れが生じる。

【0016】

【課題を解決するための手段】

そこで本発明は上記した課題を考慮して、映像信号処理回路として次のように構成する。

つまり、異なる方式のコンポジット信号が入力可能とされ、入力されたアナログ信号としてのコンポジット信号を、システムクロックに応じたサンプリング周波数によりサンプリングすることで、デジタル信号としてのコンポジット信号に変換するアナログ／デジタル変換手段と、デジタル信号としてのコンポジット信号から輝度信号とクロマ信号とを分離するYC分離処理と、このYC分離処理により得られたクロマ信号を復調するクロマ復調処理とをシステムクロックに基づく所定タイミングで実行する映像信号処理手段と、コンポジット信号から抽出したカラーバースト信号に同期したシステムクロックを生成するものとされ、システムクロックの周波数 m について、カラーバースト信号の周波数を f_{sc} 、係数

を n として、

$$fsc \times n = m$$

で表した場合に、この周波数 m が所定の範囲内に収まるようにして、上記映像信号処理手段に入力されるコンポジット信号の方式に対応して上記係数 n を変更設定するように構成されるシステムクロック生成手段とを備えることとした。

【0017】

また、映像信号処理方法として次のように構成することとした。

異なる方式のコンポジット信号を入力可能であり、入力したアナログ信号としてのコンポジット信号を、システムクロックに応じたサンプリング周波数によりサンプリングすることで、デジタル信号としてのコンポジット信号に変換するアナログ／デジタル変換処理と、デジタル信号としてのコンポジット信号から輝度信号とクロマ信号とを分離する YC 分離動作と、この YC 分離動作により得られたクロマ信号を復調するクロマ復調動作とをシステムクロックに基づく所定タイミングで実行する映像信号処理と、コンポジット信号から抽出したカラーバースト信号に同期したシステムクロックを生成するものとされ、システムクロックの周波数 m について、カラーバースト信号の周波数を fsc 、係数を n として、

$$fsc \times n = m$$

で表した場合に、この周波数 m が所定の範囲内に収まるようにして、映像信号処理により処理されるコンポジット信号の方式に対応して係数 n を変更設定するように構成されるシステムクロック生成処理とを実行するように構成することとした。

【0018】

上記構成では、先ず、方式が異なるコンポジット信号のマルチ入力に対応して、クロマ復調のためのデジタル信号処理を実行可能とされている。ここで、コンポジット信号の方式が異なるということは、カラーバースト信号周波数が異なる場合があることを意味する。

そして、この構成の下で、クロマ復調処理のためのカラーバースト信号に同期するシステムクロックの周波数については次のようにして設定している。つまり、システムクロック周波数 m について、 $m = fsc \times n$ (fsc はカラーバース

ト信号周波数、 n は係数)で表すこととした場合、方式(カラーバースト信号周波数 f_{sc})に応じて係数 n を変更設定することで、方式間でのシステムクロックの周波数 m が一定範囲内に収まるようにする。換言すれば、コンポジット信号の方式にかかわらず、システムクロックの周波数 m としてはほぼ同じとなるようにする。

これにより、デジタル信号処理によるクロマ復調処理の対象として入力されるコンポジット信号は、どの方式であっても、ほぼ一定のサンプリング周波数によってA/D変換されることになる。

【0019】

【発明の実施の形態】

以下本発明の実施の形態としての映像信号処理回路であるクロマ復調システムについて説明する。

本実施の形態のクロマ復調システムは、例えばテレビジョン受像機やモニタ装置に備えられるもので、コンポジット信号の復調処理として、Y/C分離処理及びクロマ復調処理をデジタル信号処理により実行することで、デジタル信号としての輝度信号及び色差信号を出力するように構成される。

また、本実施の形態のクロマ復調システムは、コンポジット信号のマルチ入力に対応する。つまり、異なるテレビジョン方式のコンポジット信号の入力に対応して、コンポジット信号の復調処理(Y/C分離処理及びクロマ復調処理)を実行可能に構成される。

なお、以降の説明は次の順序で行う。

1. システムクロック周波数
2. デジタルクロマ復調システムの構成
3. コンポーネント信号のマルチ入力に対応する構成

【0020】

1. システムクロック周波数

ここで、先に従来において述べたコンポジット信号のマルチ入力に対応する構成のデジタルクロマ復調システムにおいて、テレビジョン方式の判別動作などに伴うシステムクロック周波数の切り換えに依る画像の乱れは、次のことが要因であるといえる。

つまり、テレビジョン方式間でのシステムクロックの周波数差に応じた、A/D変換時におけるサンプリングポイントやサンプリング周波数のずれが、画像の乱れとして視覚的に確認できる程度にまで拡大していることにある。

従って、画像の乱れについて視覚的に確認することができなくなる程度にまで、A/D変換時におけるサンプリングポイントやサンプリング周波数のずれが小さくなるように、各テレビジョン方式に対応したシステムクロック周波数を設定すればよいということになる。

つまり、これは即ち、A/D変換時におけるサンプリングポイントやサンプリング周波数のずれ量が所要範囲内となるように、テレビジョン方式ごとのシステムクロック周波数について、その周波数差も所要範囲内となるように設定すればよいことを意味している。

【0021】

上記したテレビジョン方式ごとのシステムクロック周波数の設定について、図6を参照して考察してみる。

ここで、本実施の形態のデジタルクロマ復調システムが対応すべきコンポジット信号のテレビジョン方式としては、例えば図6に示すようにして、NTSC、NTSC-443、PAL、PAL-M、PAL-N、PAL-60、SECAMの7種類であるとする。

そして、これらのテレビジョン方式ごとに対応するカラーバースト信号の周波数 f_{sc} としては、3.58MHz又は4.43MHzのいずれかのグループに属することが分かる。そして、デジタルクロマ復調システムとしては、このカラーバースト信号の周波数 f_{sc} にロックしたPLL回路からの出力を、カラーバースト信号に同期したシステムクロックとして利用することから、システムクロックとしては、周波数 f_{sc} の倍数であることが必要となる。

【0022】

そこで、システムクロック周波数として、カラーバースト信号周波数 $f_{sc} = 3.58 \text{ MHz}$ と、 $f_{sc} = 4.43 \text{ MHz}$ とについてそれぞれ所定倍を行って比較を行ったところ、両者の周波数が上記した所要範囲内に収まる場合としては、図6に示す結果が得られた。

つまり、システムクロック周波数として、カラーバースト信号周波数 $f_{sc} = 3.58 \text{ MHz}$ については、 f_{sc} を20倍することで 71.6 MHz ($= 20 f_{sc}$) とし、カラーバースト信号周波数 $f_{sc} = 4.43 \text{ MHz}$ については、 f_{sc} を16倍することで 70.88 MHz ($= 16 f_{sc}$) とした。この場合において、両者の周波数差は 0.72 MHz であり、相互の変化率は1%程度となっている。

そして、この場合の両者のシステムクロック周波数としては、例えばA/Dコンバータ後のコンポジット信号を画像として出力した場合の乱れの度合いと照らし合わせた場合において、約 71 MHz ではほぼ一定であるとみなして良いものとなる。

比較として、従来におけるシステムクロック周波数 ($= 4 f_{sc}$) は、図6にも示すようにして、 $f_{sc} = 3.58 \text{ MHz}$ については 14.32 MHz 、 $f_{sc} = 4.43 \text{ MHz}$ については 17.72 MHz であり、その差は 3.4 MHz で、約20%の変化率となっている。つまり、本実施の形態の場合よりも大幅な周波数差を有しているものであり、換言すれば、本実施の形態のシステムクロックの周波数差は、非常に僅かであるといえる。

【0023】

また、上記のようにして設定した本実施の形態のシステムクロック周波数は、 $71.6 \text{ MHz} = 20 f_{sc}$ 、及び $70.88 \text{ MHz} = 16 f_{sc}$ とされているのであるが、

$$20 f_{sc} = 5 \times 4 f_{sc}$$

$$16 f_{sc} = 4 \times 4 f_{sc}$$

として表されるように、何れも $4 f_{sc}$ を整数倍して得られる。これにより、後述する本実施の形態のデジタルクロマ復調システム1におけるクロマ復調等の処

理については、既にある 4 f s c のクロックで動作する回路を採用することができるともされている。

【0024】

2. デジタルクロマ復調システムの構成

続いては、上記のようにして設定された約 71MHz (71.6MHz 又は 70.88MHz) のシステムクロックにより動作するように構成される、本実施の形態のデジタルクロマ復調システムについて、先ず、図1を参照して説明する。

この図に示すデジタルクロマ復調システム1としては、例えば、図6に示した各種のテレビジョン方式のコンポジット信号の入力に対応した構成を採っているものとされる。

【0025】

デジタルクロマ復調システム1に対しては、アナログ信号としてのコンポジット信号が入力されるのであるが、このコンポジット信号は、デジタルクロマ復調システム1の前段に備えられるアナログLPF (Low Pass Filter) 2に入力される。

ここで、デジタルクロマ復調システム1は、約 71MHz (71.6MHz 又は 70.88MHz) のシステムクロックCLKにより動作し、後述するA/Dコンバータ11のサンプリング周波数としても約 71MHz となる。このため、入力すべきアナログのコンポジット信号の周波数帯域を、71MHz のほぼ1/2である約 35MHz のナイキスト周波数の範囲内とする必要がある。アナログLPF 2は、アナログのコンポジット信号について、約 35MHz 以下の周波数帯域となるように高域成分を除去することを目的として設けられる。このため、アナログLPF 2のカットオフ周波数としても 35MHz 付近の適切な値が設定されることになる。

【0026】

アナログLPF 2を通過したアナログのコンポジット信号は、デジタルクロマ

復調システム1のA/Dコンバータ11に入力されて、上記もしているように約71MHz(71.6MHz又は70.88MHz)のサンプリング周波数によりデジタル信号化され、後段のデジタルLPF12に対して出力される。

【0027】

デジタルLPF12は、コンポジット信号に含まれる輝度信号に対応したカットオフ周波数として、約7MHzが設定され、コンポジット信号から、輝度信号としての帯域よりも高域とされる帯域成分を除去して通過させる。これにより、後述するY/C分離回路15によるY/C分離処理が適正に実行される。

デジタルLPF12を通過したコンポジット信号は、スイッチ回路13の端子T1と、間引き回路14に対して分岐して入力される。

【0028】

ここで、後述するY/C分離回路15によるY/C分離処理、及びクロマ復調回路16によるクロマ復調処理は、カラーバースト信号周波数 $f_{sc}=3.58$ MHzに対応する71.6MHz($=20f_{sc}$)、又はカラーバースト信号周波数 $f_{sc}=4.43$ MHzに対応する70.88MHz($=16f_{sc}$)のシステムクロックCLKによるのではなく、 $4f_{sc}$ のクロックで動作するように構成されている。

つまり、図7により説明したように、従来においては、 $4f_{sc}$ のシステムクロックに基づいてY/C分離処理及びクロマ復調処理を実行していたのであるが、本実施の形態としても、このY/C分離回路15及びクロマ復調回路16については、既存のY/C分離処理及びクロマ復調処理の技術を使用するために、 $4f_{sc}$ のシステムクロックにより動作するものを使用するようにしている。これにより、主要なハードウェアについては、新しいシステムクロック周波数に対応したものを構成する必要がないことから、それだけコストアップを避けることができる。

【0029】

ただし、コンポジット信号は、システムクロックCLKである約71MHz(71.6MHz又は70.88MHz)のサンプリング周波数によりサンプリングされているから、 $4f_{sc}$ のクロックに応じたY/C分離処理及びクロマ復調

処理に適合するようにして、Y/C分離処理の前段階において、サンプリング周波数についての整合をとる必要がある。

間引き回路 14 は、A/D変換後のコンポジット信号としてのサンプリングデータについて、所定間隔の間引きによるサンプリングを行うことで、上記したサンプリング周波数についての整合をとるために備えられる。

ここで、システムクロック CLK は、カラーバースト信号周波数 $f_{sc} = 3.58 \text{ MHz}$ に対応する 71.6 MHz が $20 f_{sc}$ であるのに対して、カラーバースト信号周波数 $f_{sc} = 4.43 \text{ MHz}$ に対応する 70.88 MHz は $16 f_{sc}$ であり、互いにカラーバースト信号周波数 f_{sc} に対する倍数が異なる。このため、間引き回路 14 は、入力されるコンポジット信号のカラーバースト信号周波数について、 $f_{sc} = 3.58 \text{ MHz}$ の場合と、 $f_{sc} = 4.43 \text{ MHz}$ の場合とでその動作を切り換える。

【0030】

まず、入力されるコンポジット信号のカラーバースト信号周波数 f_{sc} について、 $f_{sc} = 3.58 \text{ MHz}$ とされる場合の間引き回路 14 の動作について、図 2 を参照して説明する。

この場合、システムクロック CLK の周波数は、 $f_{sc} = 3.58 \text{ MHz}$ を 20 倍した 71.6 MHz ($= 20 f_{sc}$) であり、このシステムクロック CLK に従ったサンプリング周波数によって A/D コンバータ 11 によりデジタル信号化されるコンポジット信号の A/D サンプルデータ (CV0~CV15...) は、図示するようにして、システムクロック CLK の 1 周期ごとに 1 サンプルが対応したものとなる。

ここで、間引き回路 14 に対しては、サンプルタイミングを発生するイネーブル信号 EN として、 $4 f_{sc}$ のクロックが入力される。この場合の $4 f_{sc}$ のクロックは、 $4 \times 3.58 \text{ MHz} = 14.32 \text{ MHz}$ となる。

そして、この $4 f_{sc}$ のクロックは、システムクロック CLK について、例えばここでは図示していない分周器により $1/5$ 分周して得ることができる。あるいは、後述する VCO 23 から出力される発振信号が $4 f_{sc}$ であるから、この信号をクロックとして用いても良い。

【0031】

ここで、 $20 f_{sc}$ ($=71.6 \text{ MHz}$) のシステムクロック CLK と、 $4 f_{sc}$ ($=14.32 \text{ MHz}$) のイネーブル信号 EN とを比較した場合には、

$$20 f_{sc} / 4 f_{sc} = 5$$

として表されるように、イネーブル信号 EN は、システムクロック CLK の $1/5$ の周期となっている。間引き回路 14 においては、このイネーブル信号 EN の立ち上がりタイミングでサンプリングを実行することになるが、これは、 A/D サンプルデータ ($CV0 \sim CV15 \dots$) について $1/5$ 間引き処理を実行することを意味する。

【0032】

つまり、例えば時点 t_1 におけるイネーブル信号 EN の立ち上がりタイミングにより、 A/D サンプルデータ $CV0$ がサンプルされたとすると、次のイネーブル信号 EN の立ち上がりタイミングとなる時点 t_2 では、 A/D サンプルデータ $CV0$ から 5 つ目の A/D サンプルデータ $CV5$ をサンプルすることになる。

以降、同様にして、次のイネーブル信号 EN の立ち上がりタイミングである時点 t_3 において、 A/D サンプルデータ $CV5$ からさらに 5 つ目の A/D サンプルデータ $CV10$ をサンプルし、次のイネーブル信号 EN の立ち上がりタイミングである時点 t_4 において、 A/D サンプルデータ $CV10$ から 5 つ目の A/D サンプルデータ $CV15$ をサンプルしていくようにされる。

このようなサンプル動作によつては、図 2 において示すように、間引き処理後のサンプルデータ列としては、サンプルデータ $CV0$, $CV5$, $CV10$, $CV15 \dots$ というように、元の A/D サンプルデータ列から、5 つおきにサンプルデータを間引くようにして得られるものとなる。つまり、元の A/D サンプルデータ列に対して $1/5$ 間引き処理を行っている。そして、このようにして得られる間引き処理後のサンプルデータは、 $4 f_{sc}$ のサンプリング周波数によりサンプリングされたものと等化であることになる。

【0033】

続いては、入力されるコンポジット信号のカラーバースト信号周波数 f_{sc} が、 $f_{sc} = 4.43 \text{ MHz}$ とされる場合の間引き回路 14 の動作について、図 3

を参照して説明する。

この場合には、システムクロック CLK の周波数である 71.6 MHz ($= 20 f_{sc}$) は、 $f_{sc} = 4.43 \text{ MHz}$ を 16 倍して得られるものとなる。そして、この場合にも、A/Dコンバータ 11 によりデジタル信号化されるコンポジット信号の A/D サンプルデータ (CV0~CV15...) は、システムクロック CLK に従ったサンプリング周波数によってサンプリングされるのであるから、図示するようにして、システムクロック CLK の 1 周期ごとに 1 サンプルが対応したものとなる。

【0034】

前述もしたように、間引き回路 14 に対して入力されるイネーブル信号 EN は、 $4 f_{sc}$ のクロックである。そして、この場合には、 $4 f_{sc} = 4 \times 4.43 \text{ MHz} = 17.72 \text{ MHz}$ となる。

【0035】

そして、この場合において、 $16 f_{sc}$ ($= 71.6 \text{ MHz}$) のシステムクロック CLK と、 $4 f_{sc}$ ($= 17.72 \text{ MHz}$) のイネーブル信号 EN とを比較した場合には、

$$4 f_{sc} / 16 f_{sc} = 1 / 4$$

として表されるように、イネーブル信号 EN は、システムクロック CLK の $1/4$ の周期となる。

従って、このイネーブル信号 EN の立ち上がりタイミングで間引き回路 14 がサンプリングを実行することによって、A/D サンプルデータ (CV0~CV15...) について $1/4$ 間引き処理を実行することになる。

【0036】

つまり、例えば時点 t_1 におけるイネーブル信号 EN の立ち上がりタイミングにより、A/D サンプルデータ CV0 がサンプルされたとすると、次のイネーブル信号 EN の立ち上がりタイミングとなる時点 t_2 では、A/D サンプルデータ CV0 から 4 つ目の A/D サンプルデータ CV4 をサンプルする。そして以降は、同様にして、次のイネーブル信号 EN の立ち上がりタイミングである時点 t_3 において、A/D サンプルデータ CV4 からさらに 4 つ目の A/D サンプルデータ CV8 をサン

プルし、次のイネーブル信号ENの立ち上がりタイミングである時点t4において、A/DサンプルデータCV8から4つ目のA/DサンプルデータCV12をサンプルしていくようにされる。

【0037】

このようにして、間引き処理後のサンプルデータ列としては、サンプルデータCV0, CV4, CV8, CV12・・・というように、元のA/Dサンプルデータ列から、4つおきにサンプルデータを間引くようにして得られるものとなる。そして、この場合においても、間引き処理後のサンプルデータは、 $4f_{sc}$ のサンプリング周波数によりサンプルされたものと等化となるものである。

【0038】

説明を図1に戻す。

上記のようにして間引き回路14において得られた、 $4f_{sc}$ のサンプリング周波数によりサンプリングされたコンポジット信号（サンプリングデータ）は、Y/C分離回路15に対して入力される。

【0039】

Y/C分離回路15では、前述もしたように、 $4f_{sc}$ のクロックに従ったタイミングで、入力されたコンポジット信号についてY/C分離処理を実行し、輝度信号（Y信号）とクロマ信号（C信号）とを出力する。

輝度信号は、スイッチ回路13の端子T1に対して出力される。クロマ信号はクロマ復調ブロック30内のクロマ復調回路16に対して出力される。また、この場合のY/C分離回路15は、入力されたコンポジット信号からカラーバースト信号を抽出するようにもされており、抽出されたカラーバースト信号をバーストRAM21に対して出力するようにもしている。

【0040】

クロマ復調ブロック30は、図示するようにして、クロマ復調回路16、及びPLLブロック31とを備えて成る。

クロマ復調回路16では、 $4f_{sc}$ のクロックに従ったタイミングで、入力されたクロマ信号について復調処理を施すことで、ここでは、色差信号Cb, Crを生成して出力する。

また、PLLブロック31は、バーストRAM21、LPF22、VCO23、及びPLL回路24によって形成され、PLL回路系の動作としてカラーバースト信号にロックするようにされる、いわゆるAPC (Auto Phase Control) を構成する。

【0041】

ここで、本実施の形態におけるシステムクロックCLKの周波数は、前述もしているように、カラーバースト信号周波数 $f_{sc} = 3.58 \text{ MHz}$ に対応しては $20 f_{sc} = 71.6 \text{ MHz}$ とし、 $f_{sc} = 4.44 \text{ MHz}$ に対応しては $16 f_{sc} = 71.6 \text{ MHz}$ としているのであるが、両者は、何れも $4 f_{sc}$ に対して整数倍($\times 5$ 又は $\times 4$)することによって得られる。

従って、上記のようにして、 $4 f_{sc}$ のクロックにより動作するY/C分離回路15、クロマ復調回路16等について、本実施の形態としてのシステムクロックCLKに基づいて動作させることは容易に可能となる。

つまり、実際においては、例えばシステムクロックCLKが $20 f_{sc} = 71.6 \text{ MHz}$ であるときには、分周器などにより $1/5$ 分周することで $4 f_{sc}$ のクロックを得ることができる。また、システムクロックCLKが $16 f_{sc} = 71.6 \text{ MHz}$ であるときには、 $1/4$ 分周して $4 f_{sc}$ のクロックを得るようにすればよい。このように、システムクロックCLKが $4 f_{sc}$ の整数倍とされていることで、 $4 f_{sc}$ に基づく信号処理構成を特に問題なく採用することができる。

【0042】

バーストRAM21には、入力された $4 f_{sc}$ のサンプル周波数によりサンプルされたサンプルデータとしてのカラーバースト信号が保持される。このようにして保持されたサンプルデータは、カラーバースト信号の位相情報を有していることになる。

そして、このカラーバースト信号としてのサンプルデータについて所定のカットオフ周波数によるLPF22を通過させることで安定した位相検出が行えるように帯域制限をして、VCO23に入力させる。これにより、VCO23は、カラーバースト信号の周波数に同期した周波数の発振信号を出力するように動作す

る。なお、ここでは、VCO23から出力される発振周波数について $4f_{sc}$ とされているが、カラーバースト信号の周波数に同期しているのであれば、必ずしも $4f_{sc}$ である必要はない。

ただし、これまでの説明からも理解されるように、 $4f_{sc}$ のクロックは、間引き回路14のイネーブル信号EN、さらにはY/C分離処理、クロマ復調処理に利用されるので、この点で、VCO23の発振周波数を $4f_{sc}$ とすれば、発振信号をクロックとしてそのまま利用することも可能になって好ましい。

【0043】

VCO23から出力される $4f_{sc}$ の発振信号は、PLL回路24に入力される。PLL回路24は、VCO23から入力された $4f_{sc}$ の発振信号にロックするように動作することで、カラーバースト信号に同期したシステムクロックCLKを生成して出力する。

ここで、PLL回路24に入力される発振信号の周波数は、間引き回路14において $1/5$ 間引き若しくは $1/4$ 間引き処理されたコンポジット信号のカラーバースト信号成分を元として生成されている。

そこで、入力されるコンポジット信号のカラーバースト信号周波数が $f_{sc} = 3.58\text{MHz}$ であるとされて、間引き回路14において、 $1/5$ 間引き処理を実行している場合に対応しては、VCO23から入力される $4f_{sc}$ の発振信号について5倍するようにして、 $20f_{sc} = 71.6\text{MHz}$ のシステムクロックCLKを生成するようにされる。

また、入力されるコンポジット信号のカラーバースト信号周波数が $f_{sc} = 4.43\text{MHz}$ であるとされて、間引き回路14において、 $1/4$ 間引き処理を実行している場合に対応しては、VCO23から入力される $4f_{sc}$ の発振信号について4倍し、 $16f_{sc} = 70.88\text{MHz}$ のシステムクロックCLKを生成するようにされる。

このようにして本実施の形態のデジタルクロマ復調システム1では、間引き回路14における間引き動作と、PLL回路24における $4f_{sc}$ の発振信号の倍数は、連動して切り換わるようにされている。

【0044】

そして、上記構成によりコンポジット信号のマルチ入力に対応可能とされるデジタルクロマ復調システム 1 では、入力されるコンポジット信号のテレビジョン方式が例えば NTSC 方式と PAL 方式間で切り換わるなどのようにして、カラーバースト信号周波数 f_{sc} が異なるコンポジット信号の入力に切り換わったような場合に、テレビジョン方式の判別動作（カラー判別）が実行される。

また、例えば通常にカラーバースト信号が挿入されているコンポジット信号（カラー映像信号）から、カラーバースト信号が挿入されていない白黒映像信号の入力に切り換わったような場合にも、テレビジョン方式を判別する動作が実行される。つまり、入力されるコンポジット信号におけるカラーバースト信号の有無、周波数などの条件が変化した場合には、システムクロック CLK とカラーバースト信号との同期が得られなくなるのであるが、このような場合に、入力されるコンポジット信号のテレビジョン方式が変更されたとして、テレビジョン方式の判別動作に移行するようにされているものである。

【0045】

テレビジョン方式の判別動作は、例えば次のようにして実行される。

図 1 に示す DSP (Digital Signal Processor) 3 は、例えば PLL 回路 24 がロック状態であるか否かを認識可能とされている。そして、入力されるコンポジット信号の切り換えに応じて PLL 回路 24 がロックしていない状態になったことを認識すると、テレビジョン方式の判別動作を開始することになる。

そして、テレビジョン方式の判別動作として、DSP 3 は、数回の垂直走査期間にあたる 1 スキャン期間ごとに、VCO 23 から出力される $4f_{sc}$ としての発振信号周波数を切り換えていくように制御する。ここで、1 スキャン期間ごとに切り換えられるべき VCO 23 の発振信号の周波数は、デジタルクロマ復調システム 1 が対応すべきテレビジョン方式のカラーバースト信号に対応する $4f_{sc}$ ということになる。

PLL 回路 24 は、この VCO 23 からの $4f_{sc}$ の発振信号を入力して、バースト RAM 21 に入力されるカラーバースト信号のサンプルデータに同期してロックするように動作する。

【0046】

なお、本実施の形態において、実際としては、図6にも示したように、テレビジョン方式としては7つの方式に対応するものとされているが、これら7つのテレビジョン方式におけるコンポジット信号に挿入されるカラーバースト信号としては、 $f_{sc} = 3.58\text{MHz}$ と 4.43MHz の2種類のみであるから、 $4f_{sc}$ の発振信号としても、 14.32MHz ($=4 \times 3.58\text{MHz}$)、 17.72MHz ($4 \times 4.43\text{MHz}$)の2種類となる。従って、DSP3の実際としては、1スキャン期間ごとに、 $4f_{sc} = 14.32\text{MHz}$ と、 $4f_{sc} = 17.72\text{MHz}$ の発振信号が出力されるように、VCO23に対する制御を実行することになる。

【0047】

ここで、例えばDSP3の制御によって、まず、1スキャン期間内において、VCO23から $4f_{sc} = 14.32\text{MHz}$ の発振信号を出力させているとする。このときに、入力されているコンポジット信号のカラーバースト信号の周波数が $f_{sc} = 3.58\text{MHz}$ であれば、PLL回路24は、 71.6MHz のシステムクロックCLKを出力する状態でロックし、 $f_{sc} = 3.58\text{MHz}$ 以外（例えば $f_{sc} = 4.43\text{MHz}$ ）であればロックはしないことになる。

【0048】

そして実際に、この1スキャン期間内において、PLL回路24がロックしたのであれば、以降は、VCO23による $4f_{sc} = 14.32\text{MHz}$ の発振信号の出力を固定し、これにより、 71.6MHz のシステムクロックCLKに基づくデジタルクロマ復調システム1の動作を継続させる。

これに対して、VCO23から $4f_{sc} = 14.32\text{MHz}$ の発振信号を出力させている1スキャン期間内においてPLL回路24がロックしなかったのであれば、DSP3は、VCO23から出力させるべき $4f_{sc}$ の発振信号を、 14.32MHz から 17.72MHz に切り換える。そして、この状態で、上記と同様にしてPLL回路24がロック状態となるか否かについて判定する。

このようにして、テレビジョン方式の判別にあたっては、1スキャン期間ごとにクロック周波数の切り換えを行い、入力されるコンポジット信号のカラーバースト信号にPLL回路24がロックするか否かを判定するスキャン動作を行うよ

うにしている。そして、PLL回路24がロックするまで、このようなスキャン動作を繰り返し実行するようにされる。

【0049】

そして、上記したスキャン動作により、コンポジット信号のテレビジョン方式に適合するシステムクロックCLKでデジタルクロマ復調システム1が動作するようにさせたうえで、テレビジョン方式の具体的な判別は、例えば次のようにして実行する。ここでは説明を簡単にするため、テレビジョン方式として、NTSC方式とPAL方式との間での判別を行う場合を例にとる。

【0050】

NTSC方式のコンポジット信号が入力されてPLL回路24がロックしているとされる状態では、例えば間引き回路14における $4f_{sc}$ のクロックによるサンプリングによっては、例えばR-Y成分のサンプルデータは、0に近い値となる。

これに対して、PAL方式のコンポジット信号について $4f_{sc}$ のクロックによるサンプリングを行った場合には、NTSCの場合に対して、位相が 90° ずれた状態でPLL回路24がロックする。このためPAL方式の場合におけるR-Y成分のサンプルデータは、カラーバースト信号の最大振幅値に近い値を取る。また、PAL方式では、水平走査期間ごとにクロマ信号の位相が反転するために、R-Y成分のサンプルデータとしての振幅値も、水平走査期間ごとに正/負で反転する。

【0051】

そこで、DSP3は、バーストRAM21に入力される1水平走査期間(1H)ごとのカラーバースト信号のサンプルデータを参照する。そして、例えば各水平走査期間におけるR-Y成分のサンプルデータの積算値が0であればNTSC方式であると判別することになる。

これに対して、或る1水平走査期間におけるR-Y成分のサンプルデータの積算値が $-A$ (A は実際の積算値を示す)であり、次の1水平走査期間におけるR-Y成分のサンプルデータの積算値が $+A$ (A は実際の積算値を示す)となるようにして反転するのであれば、PAL方式であると判別することになる。

【0052】

ただし、入力されるコンポジット信号におけるカラーバースト信号の実際の周波数 f_{sc} に誤差が生じている場合がある。このような場合、例えば、NTSC方式のR-Y成分のサンプルデータとしては、正確に0にはならず、これ以外の或る値をとることになる。また、PAL方式のR-Y成分のサンプルデータについても、本来とは異なる値をとることになる。

しかしながら、このようなR-Y成分のサンプルデータの誤差は、NTSC方式の場合、水平走査期間ごとに同じ値となる。従って、1水平走査期間ごとにおけるR-Y成分のサンプルデータの誤差値としても、例えば $0 + \alpha$ (α は誤差分としての値) で一定となる。そこで、前回と今回の水平走査期間における各R-Y成分のサンプルデータの積算値の差分を算出して0となるのであれば、NTSC方式であると判別してよいことになる。

これに対して、PAL方式では、R-Y成分のサンプルデータの誤差値は、1水平走査期間ごとに $-A - \beta$ 、 $+A + \beta$ (β は誤差分としての値) となり、従って、1水平走査期間おきでは $-A - \beta$ 又は $+A + \beta$ でほぼ一定となる。そこで、前回と今回の水平走査期間における各R-Y成分のサンプルデータの積算値の差分を算出していき、その算出値が0以外で前回と今回とで正/負が反転するような状態となるのであればPAL方式であると判別できることになる。

つまり、カラーバースト信号周波数 f_{sc} に誤差が生じていても、高い精度でテレビジョン方式の判別を行うことが可能である。

【0053】

ここで、図1に示すデジタルクロマ復調システム1では、PLL回路24がロックしているとされる通常時においては、Y/C分離回路15及びクロマ復調回路16等によるY/C分離処理及びクロマ復調処理が適正に実行されており、正常な輝度信号、及び色差信号 C_b 、 C_r が得られている状態にある。

そこで、このようなときには、スイッチ回路13について端子T2と端子T3を接続するようにしている。これにより、端子T3からは、入力されるコンポジット信号について適正にY/C分離処理を実行して得られる輝度信号が出力される。そして、クロマ復調回路16から出力される色差信号 C_b 、 C_r とともに、

適正に画像が表示されることになる。

【0054】

これに対して、例えばテレビジョン方式の判別動作を実行するモードとなっているときには、上記説明からも分かるように、PLL回路24がロックしていないので、カラーバースト信号に同期したシステムクロックCLKが得られていない状態にある。このため、デジタルクロマ復調システム1としては、Y/C分離処理及びクロマ復調処理等を適正に実行することができない。つまり、正常な輝度信号及び色差信号を出力することができないので、これらの信号によって正常なカラー画像を表示出力できない。

そこで、テレビジョン方式の判別動作を実行しているときには、スイッチ回路13について、端子T1と端子T3が接続されるように切り換えることとする。

これにより、デジタルクロマ復調システム1からは、A/Dコンバータ11→デジタルLPF12を経由してデジタル信号化されたコンポジット信号（CVBS信号）が出力され、このコンポジット信号によって画像表示を継続させることができる。

【0055】

このことから、デジタルクロマ復調システム1は、テレビジョン方式の判別動作中においては、コンポジット信号を直接的に出力している状態の下で、先に説明したようにして、システムクロックCLKの周波数（即ち、VCO23からの $4f_{sc}$ の発振信号周波数である）を切り換える動作を行っていることになる。

【0056】

上記のような動作は、従来としてのマルチ入力対応のデジタルクロマ復調システムでも実行されている。しかしながら、従来においては、システムクロックCLKの周波数が $4f_{sc}$ とされていることで、切り換えられる $4f_{sc}$ の周波数差が大きいものであった。このため、システムクロックCLKの周波数が切り換えられるごとに、f特の変化、折り返してきた信号のモアレの様子などが視覚的に確認できる程度に変化していたものである。これは、前述もしているように、システムクロックCLKの周波数差に応じて、コンポジット信号をA/D変換するときのサンプリング周波数、サンプリングポイントなどがおおきくずれてくる

ことによる。

そして、このような問題は、コンポジット形式の信号にカラーバースト信号が挿入されていない、白黒の映像信号が入力される場合に特に顕著であった。つまり、テレビジョン方式の判別動作の構成上、白黒の映像信号が入力された場合には、カラーバースト信号が無いことで、テレビジョン方式の判別動作としての周波数切り換え動作が継続して実行されることになる。このような場合において、従来では、上記したような画像の変化が、例えば数回の垂直走査期間に相当する時間ごとに頻繁に生じることとなり、見苦しい画像が表示され続けていたものである。

【0057】

これに対して、本実施の形態のデジタルクロマ復調システム1では、先にも説明したようにして、システムクロックCLKとしては、具体的には、カラーバースト信号周波数 $f_{sc} = 3.58\text{MHz}$ に対応しては $71.6\text{MHz} (= 20 f_{sc})$ とし、カラーバースト信号周波数 $f_{sc} = 4.43\text{MHz}$ に対応しては $70.88\text{MHz} (= 16 f_{sc})$ としており、結果的に、互いのシステムクロックCLKとしての周波数差を一定範囲内に納めることとしている。

【0058】

このため、テレビジョン方式の判別動作に伴うシステムクロックCLKの切り換えが行われる場合において、A/Dコンバータ11におけるサンプリング周波数及びサンプリングポイントなどのずれは、従来と比較して僅かなものとすることができる。

この結果、本実施の形態としては、テレビジョン方式の判別動作中において、デジタルクロマ復調システム1から出力されるコンポジット信号により、実際に表示出力される画像としては、システムクロックCLKの周波数の切り換えによる乱れは視覚的にほとんど確認できない程度にまで抑えられた。

また、本実施の形態のデジタルクロマ復調システム1のテレビジョン方式の判別動作としても、白黒の映像信号が入力された場合には、システムクロックCLKの切り換え動作が継続的に実行される。しかしながら、本実施の形態では、このような場合でも、システムクロックCLKの周波数の切り換えに応じた表示画

像の乱れはほとんど現れないので、非常に見やすい画像となっているものである。

【0059】

また、テレビジョン方式ごとに応じたシステムクロック CLK の周波数差が僅かなものとされていることで、本実施の形態のデジタルクロマ復調システム 1 としては、次のような利点も得られる。

図 1 にて説明したように、デジタルクロマ復調システム 1 では、A/D 変換後のコンポジット信号について、輝度信号の帯域に適合させるためのデジタル LPF 12 が備えられる。

ここで、デジタルフィルタのカットオフ周波数は、その構成上、クロックの周波数に比例して変化することになる。従って、例えば従来のようにして、システムクロック CLK の周波数を $4 f_{sc}$ としていることで、テレビジョン方式ごとのシステムクロック CLK の周波数差が大きいような場合には、このデジタル LPF のカットオフ周波数がテレビジョン方式ごとに大きく変化してしまうことになる。このため、実際としては、切り換えが行われるシステムクロック CLK の周波数ごとに対応させて、それぞれ専用のデジタル LPF を設け、システムクロック CLK の周波数が切り換わるごとに使用するデジタル LPF も切り換える構成を採る必要がある。この場合、それだけ回路規模が大きくなり、例えばその分のコストアップなどを招くことになる。

これに対して、本実施の形態では、テレビジョン方式ごとに応じたシステムクロック CLK の周波数は、71 MHz 付近で非常に近い。このために、システムクロック CLK の周波数が切り換えられたとしても、デジタル LPF 12 におけるカットオフ周波数の変化は、実用上問題ない程度に小さなものとなる。従って、本実施の形態では、内部のデジタルフィルタなどについても、異なるテレビジョン方式のコンポジット信号に対して共通化し、1 つとすることが可能とされているものである。

【0060】

3. コンポーネント信号のマルチ入力に対応する構成

ところで、コンポジット信号以外の映像信号として、例えばコンポーネント信号も知られている。そこで、デジタルクロマ復調システムとしては、コンポジット信号だけではなく、コンポーネント信号を処理する機能を付加した構成を考えることができる。

【0061】

そこで先ず、先に従来例として図7に示したデジタルクロマ復調システム100に対して、コンポーネント信号を処理する機能を付加した場合の構成例を、図4に示す。なお、この図4に示すデジタルクロマ復調システム100としては、図7に示したコンポジット信号を対象としたクロマ復調のための回路構成については図示を省略しており、コンポーネント信号の処理に関する部位のみを抜き出して示しているものとされる。

【0062】

例えば実際として、この図4に示すシステムが扱うコンポーネント信号は、480i～720pまでとなる。この場合において、例えば輝度信号(Y信号)を例に挙げると、ドットクロック周波数(サンプリング周波数)の種類としては、13.5MHz、27MHz、74.25MHzの3種類となる。このため、これら3種類のドットクロック周波数に対応してA/D変換のためのサンプリングを行うためには、A/Dコンバータの前段において3種類のドットクロック周波数の各々に対応して、信号帯域をナイキスト周波数の範囲内とするためのアナログLPFが必要となる。しかしながら、実際としては、480pの27MHzサンプリングを、72MHzでサンプリングするように構成することで、480pに対応しては、ドットクロック周波数74.25MHz対応のアナログLPFを流用することができる。これにより、A/Dコンバータの前段に備えるアナログLPFとしては、13.5MHz、74.25MHzのドットクロック周波数に対応した2つを備えればよいことになる。

【0063】

このため、図4に示すシステムとしては、A/Dコンバータの前段において、入力されるコンポーネント信号としての輝度信号(Y信号)、色差信号Cb、色

差信号C_rごとに、2つのアナログLPFを備える構成を採ることになる。

まず、アナログの輝度信号は、Y/SD用アナログLPF 201、及びY/HD用アナログLPF 202に対して分岐して入力される。

Y/SD用アナログLPF 201は、13.5MHzのドットクロックを有する、SD(Standard Definition)としての輝度信号に対応するアナログLPFであり、カットオフ周波数は約7MHzである。

Y/HD用アナログLPF 202は、74.25MHzのドットクロックを有する、HD(High Definition)としての輝度信号に対応するアナログLPFであり、カットオフ周波数は約33MHzである。

【0064】

Y/SD用アナログLPF 201を通過した輝度信号はスイッチ回路204の端子T1に対して出力される。

Y/HD用アナログLPF 202を通過した輝度信号は、アンプ203により所定の増幅率により増幅された後に、スイッチ回路204の端子T2に対して出力される。Y/HD用アナログLPF 202を通過した輝度信号は、Y/SD用アナログLPF 201を通過した輝度信号よりもゲインの損失が大きい。そこで、Y/HD用アナログLPF 202を通過した輝度信号とのゲイン差を補償するために、上記アンプ203を設けることとしている。

【0065】

スイッチ回路204は、端子T3に対して端子T1、T2の何れかが択一的に選択されるようにして切り換えられる。端子T3は、デジタルクロマ復調システム100内のA/Dコンバータの101Aの入力に対して接続される。

入力されるコンポーネント信号がSDに相当する信号である場合には、スイッチ回路204について端子T1と端子T3を接続させることで、Y/SD用アナログLPF 201を通過した輝度信号をA/Dコンバータ101Aに入力させる。また、入力されるコンポーネント信号がHDに相当する信号である場合には、スイッチ回路204の端子T2と端子T3とを接続させることで、Y/SD用アナログLPF 201を通過した輝度信号をA/Dコンバータ101Aに入力させる。

【0066】

A/Dコンバータ101Aは、入力されたアナログの輝度信号をデジタル信号に変換するためのサンプリング処理を実行する。このA/Dコンバータ101Aは、システムクロックCLKに従ったサンプリング周波数でサンプリングを行う。この場合のシステムクロックCLKは、入力されるコンポーネント信号の形式に応じて、上記したドットクロック周波数に相当する、13.5MHz、27MHz、74.25MHzの何れかの間で切り換えが行われる。従って、A/Dコンバータ101Aのサンプリング周波数としても13.5MHz、27MHz、74.25MHzの間で切り換えられることになる。

【0067】

また、アナログの色差信号Cbは、C/SD用アナログLPF211、及びC/HD用アナログLPF212に対して分岐して入力される。

この場合にも、C/SD用アナログLPF211は、SD(Standard Definition)としての色差信号に対応して、約3MHzのカットオフ周波数が設定されたアナログLPFである。また、C/HD用アナログLPF212は、HD(High Definition)としての色差信号に対応して約17MHzのカットオフ周波数が設定される。

【0068】

この場合にも、C/SD用アナログLPF211を通過した色差信号Cbは、スイッチ回路214の端子T1に対して出力され、C/HD用アナログLPF212を通過した輝度信号は、アンプ213により所定の増幅率により増幅されてゲイン補償された後に、スイッチ回路214の端子T2に対して出力される。

また、この場合においても、入力されるコンポーネント信号がSDに相当する信号である場合には、スイッチ回路214について端子T1と端子T3を接続させ、C/SD用アナログLPF211を通過した色差信号CbをA/Dコンバータ101Bに入力させる。また、入力されるコンポーネント信号がHDに相当する信号である場合には、スイッチ回路214の端子T2と端子T3とを接続させることで、C/SD用アナログLPF211を通過した輝度信号をA/Dコンバータ101Bに入力させる。

色差信号C_bの入力に対応するA/Dコンバータ101Bも、入力されるコンポーネント信号の形式に応じて13.5MHz、27MHz、74.25MHzの何れかとされるシステムクロックCLKに従ったサンプリングタイミングでサンプリングを行い、色差信号C_bをデジタル信号化する。

【0069】

また、色差信号C_rの入力に対応しては、アナログ段において、C/SD用アナログLPF221、C/HD用アナログLPF222、アンプ223、スイッチ回路224から成る回路部が備えられる。また、色差信号C_rに対応して、デジタルクロマ復調システム100にはA/Dコンバータ101Cが備えられる。

これらアナログ段の回路部及びA/Dコンバータ101Cの動作は、上記した色差信号C_bの場合と同様となる。

【0070】

このような構成から分かるように、従来としてのデジタルクロマ復調システム100に対してコンポーネント信号の処理機能を与えようとした場合には、デジタルクロマ復調システム100の前段であるアナログ信号処理回路系が相当に煩雑になることが分かる。つまり、コンポーネント信号を形成する各信号ごとに、2系統のLPFと、これらのLPFの出力を選択するスイッチ回路が必要であり、さらに、一方のLPFの出力にはゲイン補償のためのアンプを挿入する必要がある。そして、これだけの回路を組んだ上で、HDとしての信号についての周波数特性を維持する必要があるので、実際の回路設計としても難しいものとなる。

また、図4では、一方のアナログLPFについて、ドットクロック周波数27MHz、74.25MHzとで共用しているために、アナログLPFの数は2つとなっている。しかしながら、480pのコンポーネント信号について、27MHzでサンプリングしなければならない要求が出てきた場合には、アナログLPFは3つとなるので、さらに回路が複雑になる。

【0071】

これに対して、図1に示した本実施の形態としてのデジタルクロマ復調システム1に対して、コンポーネント信号の処理機能を付加した場合には、次のような

構成を採ることができる。

ここで、HDとしてのコンポーネント信号を入力してA/D変換としてのサンプリングを行う場合、そのときのシステムクロックCLK（サンプリング周波数）としては前述もしたように74.25MHzとなる。

そこで、本実施の形態のデジタルクロマ復調システム1としては、HDとしてのコンポーネント信号を入力する場合には、74.25MHzのシステムクロックCLKが生成されるようにしてPLL回路24を動作させる。そして、それ以外の、SDとしてのコンポーネント信号又はコンボジット信号を入力する場合には、先に説明したように、約71MHzとして扱われる、71.6MHz又は70.88MHzの何れかのうち適切な周波数のシステムクロックCLKを生成させるように構成することとしている。

つまり、コンポーネント信号の入力に関しては、システムクロックCLKとしては、約71MHz（71.6MHz又は70.88MHz）と、74.25MHzの間で切り換えが行われ、入力される映像信号は、これらのシステムクロックCLKのいずれかに従ったサンプリング周波数によってA/D変換が行われることとなる。

【0072】

そこで、信号帯域をナイキスト周波数の範囲内とするためのアナログLPFのカットオフ周波数について、約71MHz、74.25MHzのサンプリング周波数のそれぞれに対応させることを考えると、例えば、35MHz程度ではほぼ同等であると考えて良いことになる。

これは、例えばコンポーネント信号に関すれば、輝度信号、色差信号Cr、Cbごとに、入力される信号がHD、SDであるのかかわらず、35KHz程度を上限として、HDの信号に対応してのカットオフ周波数が設定されたLPFを通過させれば、後段のA/D変換処理は適正に実行されることを意味する。つまり、デジタルクロマ復調システム1の前段となるコンポーネント信号の入力段においては、輝度信号、色差信号Cr、Cbごとに对应させて、1つのアナログLPFを設ければよい。

そして、アナログLPFが1つとされることによって、ゲインバランスを補

償するためのアンプも不要とすることが可能になる。

【0073】

このような考え方に基づいて、コンポーネント信号入力に対応する本実施の形態のデジタルクロマ復調システム1としては、その前段におけるアナログLPFの構成を含めて、図5に示す構成を採ることができる。なお、この図5においても、図1に示したコンポジット信号対照のクロマ復調のための回路構成については図示を省略しており、コンポーネント信号の処理に関する部位のみを抜き出して示すこととする。

【0074】

この図に示すようにして、デジタルクロマ復調システム1の前段においては、Y/HD用アナログフィルタ2A、C/HD用アナログLPF2B、C/HD用アナログLPF2Cが備えられる。

つまり、コンポーネント信号の形式がSD、HDであるのかかわらず、ナイキスト周波数内に帯域制限するアナログLPFは、各信号ごとに1つのみが設けられる構成となっている。なお、これらのアナログLPFには、それぞれ、HDに対応するカットオフ周波数が設定される。

このようにして本実施の形態としては、図4に示した従来としての回路の場合と比較して、デジタルクロマ復調システム1の前段の回路構成が単純なものとなる。これにより、デジタルクロマ復調システム1に入力させる信号の品質を所要レベルにまで維持することも、これまでよりはるかに容易となる。

【0075】

この場合において、Y/HD用アナログLPF2A、C/HD用アナログLPF2B、C/HD用アナログLPF2Cのうち、輝度信号が入力されるY/HD用アナログフィルタ2Aについては、例えば図4のY/HD用アナログLPF202と同じ特性のものを用いればよい。つまり、カットオフ周波数としては、約33MHzを設定することで、HDのデジタル輝度信号として要求される帯域を確保したうえで、ナイキスト周波数の範囲内に帯域制限するものである。

さらに、この場合のY/HD用アナログフィルタ2Aのカットオフ周波数は、図1に示したアナログLPF2とほぼ同等であると見ることができる。従って、

Y/HD用アナログフィルタ2Aについては、アナログLPF2と同等の回路により構成できる。また、Y/HD用アナログフィルタ2AとアナログLPF2を共用するように構成することも考えられる。

【0076】

また、C/HD用アナログLPF2B、C/HD用アナログLPF2Cについては、図4のC/HD用アナログLPF212, 222と同じ特性のものを利用すればよいことになる。従って、C/HD用アナログLPF2B、C/HD用アナログLPF2Cとしては、HDのデジタル色差信号Cb, Crの帯域に応じて約7MHzが設定されることになる。

【0077】

Y/HD用アナログLPF2Aを通過したアナログの輝度信号は、デジタルクロマ復調システム1内のA/Dコンバータ11Aに対して入力される。

ADコンバータ11Aは、システムクロックCLKに応じたサンプリング周波数によりサンプリングを行って、入力された輝度信号をデジタル信号化する。

前述したように、システムクロックCLKの周波数は、コンポーネント信号がHDである場合には74.25MHzであり、SDである場合には約71MHz(71.6MHz又は70.88MHz)となるから、HDの輝度信号は、74.25MHzのサンプリング周波数によりA/D変換され、SDの輝度信号は約71MHz(71.6MHz又は70.88MHz)のサンプリング周波数によりA/D変換される。

【0078】

A/Dコンバータ11Aによりデジタル化された輝度信号は、スイッチ回路13Aの端子T1に対して直接出力される経路と、Y/SD用デジタルLPF35A→間引き回路36Aを経由してスイッチ回路13Aの端子T2に対して出力される経路とに分岐して供給される。

スイッチ回路13Aは、端子T3が端子T1又は端子T2に対して択一的に接続されるようにして切り換えが行われるようになっており、上記した2つの経路の選択は、スイッチ回路13Aにおける端子切り換えによって行われる。

入力がHDのコンポーネント信号であるときには、スイッチ回路13Aでは端

子T1に対して端子T3が接続される。これにより、A/Dコンバータ11Aによりデジタル信号化されたHDの輝度信号は、そのまま後段の回路に出力されることになる。

つまり、Y/HD用アナログLPF2A→A/Dコンバータ11Aによる信号処理は、本来は、HDの輝度信号としての帯域特性等に応じた動作であるから、入力がHDの輝度信号である場合には、A/Dコンバータ11Aのサンプリング出力を、そのままデジタル輝度信号として出力すべきことになる。

【0079】

これに対して、入力がSDのコンポーネント信号であるときには、スイッチ回路13Aでは端子T1に対して端子T2が接続されることで、輝度信号は、Y/SD用デジタルLPF35A→間引き回路36Aからスイッチ回路13Aを介して出力されることになる。

上記もしているように、Y/HD用アナログLPF2A→A/Dコンバータ11Aによる信号処理は、本来は、HDの輝度信号としての帯域特性等に適合させているが、本実施の形態では、このデジタル信号化のための系を、HDとSDの信号に対して共用している。従って、入力がSDの信号である場合には、A/Dコンバータ11Aによりデジタル信号化された輝度信号について、本来のSD似て揮毫したサンプリング周波数（ドットクロック）及び信号帯域に応じた信号とする必要がある。Y/SD用デジタルLPF35A→間引き回路36Aによる系は、このために設けられる。

【0080】

Y/SD用デジタルLPF35Aは、SDの輝度信号に適合した帯域特性となるようにカットオフ周波数が設定されている。そして、Y/SD用デジタルLPF35Aを通過した輝度信号は、間引き回路36Aにより、本来のSDのサンプリング周波数によりサンプリングを行ったのと同等のサンプルデータが得られるように、間引き処理を実行する。これにより、間引き回路36Aからスイッチ回路13Aを介して出力される輝度信号としては、SDとして適正なデジタルの輝度信号の形式を有していることになる。

ここで、実際において、SDの信号としては、サンプリング周波数が13.5

MHzの場合と、27MHzの場合とがあり、これらのサンプリング周波数に応じてY/SD用デジタルLPF35Aのカットオフ周波数は切り換えられるべきことになる。このためには、例えば実際には、13.5MHz、27MHzのサンプリング周波数に応じて、LPFのカットオフ周波数を決定する係数ROMを切り換えるように構成すればよい。つまり、Y/SD用デジタルLPF35Aのカットオフ周波数は容易に切り換えることができる。

【0081】

また、C/HD用アナログLPF2Bを通過した色差信号Cbに対応するデジタルクロマ復調システム1内の回路としては、A/Dコンバータ11B、C/SD用デジタルLPF35B、間引き回路36B、及びスイッチ回路13Bを、上記した輝度信号に対応する回路と同様に構成して形成している。

また、C/HD用アナログLPF2Cを通過した色差信号Crに対応するデジタルクロマ復調システム1内の回路としても、A/Dコンバータ11C、C/SD用デジタルLPF35C、間引き回路36C、及びスイッチ回路13Cを、色差信号Cbに対応する回路と同様に構成して形成している。

なお、上記のようにして構成される色差信号Cb、Crに対応して形成される各回路の動作は、例えばC/SD用デジタルLPF35B、35Cにおけるカットオフ周波数がYSD用デジタルLPF35Aと異なる以外は、上記した輝度信号に対応する回路とほぼ同様となることからここでの説明は省略する。

【0082】

このような構成により、色差信号Cb、Crについても、コンポーネント信号がHDであるときには、スイッチ回路13B、13Cを介して、A/D変換によりデジタル信号化されたHDの色差信号Cb、Crが直接出力され、SDであるときには、[Y/SD用デジタルLPF35B→間引き回路36B] [Y/SD用デジタルLPF35C→間引き回路36C]を介して、SDに適合してサンプリングされた形式のデジタルの色差信号Cb、Crが出力されることになる。

また、色差信号Cb、Cr側の回路としても、Y/SD用デジタルLPF35B、35Cについては、例えば係数ROMの切り換えによって、容易に13.5MHz、27MHzのサンプリング周波数に応じカットオフ周波数の切り換えが

可能である。

【0083】

なお、本発明としては上記した各実施の形態としての構成に限定されるものではなく、例えば、各図に示したデジタルクロマ復調システム1及びその前段の構成などの細部は適宜変更されて構わないものである。

【0084】

【発明の効果】

以上説明したようにして本発明は、方式が異なることでカラーバースト信号周波数も異なるコンポジット信号のマルチ入力に対応して、クロマ復調のためのデジタル信号処理を実行するものとされる。そして、この場合において、カラーバースト信号に同期するシステムクロックの周波数 $m (= f_{sc} \times n)$ について、方式（カラーバースト信号周波数）に応じて係数 n を変更することで、方式間のシステムクロックの周波数 m が一定範囲内に収まるようにしている。つまり、コンポジット信号の方式にかかわらず、システムクロックの周波数 m としてはほぼ同じとなるようにしているものである。

これにより、処理対象のコンポジット信号は、どの方式であっても、ほぼ一定のサンプリング周波数によってA/D変換されることになる。また、これによって、異なる方式のコンポーネント信号間で、サンプリング周波数及びサンプリングポイントなどのサンプリング条件が大きく変わることはなくなる。

【0085】

そして、これらのことを利用すれば、例えば、A/D変換したコンポジット信号を直接的に出力しながら、システムクロック周波数を切り換えて方式判別を実行するように構成した場合、このコンポジット信号に基づいて表示出力される画像としても、サンプリング条件の変化に応じた画像の乱れを抑制することが可能になる。

また、コンポジット信号がどの方式であっても、ほぼ一定のサンプリング周波数によってA/D変換されることによっては、周辺の回路について共通化を図るなどして回路の単純化を図ったりすることが可能となるものである。

【図面の簡単な説明】

【図 1】

本発明の実施の形態としてのデジタルクロマ復調システムの構成例を示すブロック図である。

【図 2】

実施の形態のデジタルクロマ復調システムにおいて実行される、コンポジット信号の 1/5 間引き処理を示すタイミングチャートである。

【図 3】

実施の形態のデジタルクロマ復調システムにおいて実行される、コンポジット信号の 1/4 間引き処理を示すタイミングチャートである。

【図 4】

システムクロックが 4 fsc とされるデジタルクロマ復調システムの構成を基に、コンポーネント信号の入力に対応した場合の構成例を示すブロック図である。

。

【図 5】

実施の形態のデジタルクロマ復調システムの構成を基に、コンポーネント信号の入力に対応した場合の構成例を示すブロック図である。

【図 6】

実施の形態のデジタルクロマ復調システムが対応するとされるテレビジョン方式ごとの、カラーバースト信号周波数 fsc、4 fsc、システムクロック周波数を示す説明図である。

【図 7】

従来例としてのデジタルクロマ復調システムの構成例を示すブロック図である。

。

【符号の説明】


1 デジタルクロマ復調システム、2 アナログ LPF、2A Y/HD用アナログ LPF、2B C/HD用アナログ LPF、2C C/HD用アナログ LPF、3 DSP、11, 11A, 11B, 11C A/Dコンバータ、12 デジタル LPF、13, 13A, 13B, 13C スイッチ回路、14 間引き回路、15 Y/C分離回路、16 クロマ復調回路、21 バースト RAM、

22 LPF、23 VCO、24 PLL回路、30 クロマ復調ブロック、
31 PLLブロック、35A、35B、35C C/SD用デジタルLPF、
36A、36B、36C 間引き回路


【書類名】

図面

【図 1】




【図2】




1/5 間引処理

【図3】




1/4 間引処理

【図 4】




【図 5】



【図6】

テレビジョン方式	fsc周波数(MHz)	4fsc(MHz)	システムクロック(MHz)
NTSC	3.58	14.32	71.6(=20fsc)
NTSC-443	4.43	17.72	70.88(=16fsc)
PAL	4.43	17.72	70.88(=16fsc)
PAL-M	3.58	14.32	71.6(=20fsc)
PAL-N	3.58	14.32	71.6(=20fsc)
PAL60	4.43	17.72	70.88(=16fsc)
SECAM	4.43	17.72	70.88(=16fsc)

【図7】



【書類名】 要約書

【要約】

【課題】 デジタルクロマ復調システムにおいて、A/D変換したコンポジット信号を直接的に出力しながら、システムクロック周波数を切り換えて信号方式の判別を実行する場合において、このコンポジット信号により表示される画像が、システムクロック周波数を切り換えに応じて変化して見苦しくなるのを防止する。

。 【解決手段】 カラーバースト信号に同期するシステムクロックの周波数 m ($= f_{sc} \times n$) について、方式 (カラーバースト信号周波数) に応じて係数 n を変更することで、方式間でのシステムクロックの周波数 m が一定範囲内に収まるようする。これにより、ほぼ一定のサンプリング周波数によってコンポジット信号をA/D変換することになるので、サンプリング周波数及びサンプリングポイントなどのサンプリング条件が大きく変わることはなくなる。

【選択図】 図1

認定・付加情報

特許出願の番号	特願 2003-057005
受付番号	50300348656
書類名	特許願
担当官	第二担当上席 0091
作成日	平成 15 年 3 月 18 日

< 認定情報・付加情報 >

【特許出願人】

【識別番号】	000002185
【住所又は居所】	東京都品川区北品川 6 丁目 7 番 35 号
【氏名又は名称】	ソニー株式会社

【代理人】

申請人

【識別番号】	100086841
【住所又は居所】	東京都中央区新川 1 丁目 2 7 番 8 号 新川大原ビル 6 階

【氏名又は名称】	脇 篤夫
----------	------

【代理人】

【識別番号】	100114122
【住所又は居所】	東京都中央区新川 1 丁目 2 7 番 8 号 新川大原ビル 6 階 脇特許事務所

【氏名又は名称】	鈴木 伸夫
----------	-------

次頁無

特願 2 0 0 3 - 0 5 7 0 0 5

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 2 1 8 5]

1. 変更年月日

1 9 9 0 年 8 月 3 0 日

[変更理由]

新規登録

住 所

東京都品川区北品川 6 丁目 7 番 3 5 号

氏 名

ソニー株式会社